DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2003 EPO. All rts. reserv.

9028391

1 1,

Basic Patent (No, Kind, Date): EP 348209 A2 19891227 <No. of Patents: 009>

IMAGE DISPLAY DEVICE (English; French; German)
Patent Assignee: MATSUSHITA ELECTRONICS CORP (JP)

Author (Inventor): NAKAMURA AKIRA; SENDA KOHJI; FUJII EIJI; EMOTO FUMIAKI;

UEMOTO YASUHIRO; YAMAMOTO ATSUYA; KOBAYASHI KAZUNORI

Designated States: (National) DE; FR; GB

IPC: \*G02F-001/133;

Derwent WPI Acc No: G 90-001534 Language of Document: English

Patent Family:

Patent No	Kind	Date	Α	pplic No	Kind	Date		
CA 1308471	Α	.1 19	921006	CA 60	3676	Α	19890622	
DE 68917654	C	0 199	940929	DE 689	917654	Α	19890623	
DE 68917654	T	2 199	950302	DE 689	917654	Α	19890623	
EP 348209	A2	2 198	391227	EP 893	06346	Α	19890623	(BASIC)
EP 348209	<b>A</b> 3	3 199	000822	EP 893	06346	Α	19890623	` ,
EP 348209	<b>B</b> 1	l 199	40824	EP 893	06346	Α	19890623	
JP 3101714	<b>A</b> 2	2 199	10426	JP 8916	51650	Α	19890623	
JP 2651016	B2	199′	70910	JP 8916	1650	Α	19890623	
US 5245452	Α	199	930914	US 369	476	Α	19890621	

## Priority Data (No,Kind,Date):

JP 88157174 A 19880624

JP 88157176 A 19880624

JP 88279918 A 19881104

JP 8968032 A 19890320

JP 89142534 A 19890605

JP 88157174 A1 19880624

JP 88157176 A1 19880624

JP 88279918 A1 19881104

JP 8968032 A1 19890320

JP 89142534 A1 19890605

DIALOG(R)File 347:JAPIO

(c) 2003 JPO & JAPIO. All rts. reserv.

03438814 \*\*Image available\*\*

**IMAGE DISPLAY DEVICE** 

PUB. NO.:

1 1

**03-101714** [JP 3101714 A]

**PUBLISHED:** 

April 26, 1991 (19910426)

INVENTOR(s): NAKAMURA AKIRA

SENDA KOJI

**FUJII EIJI** 

**EMOTO FUMIAKI** 

**UEMOTO YASUHIRO** 

YAMAMOTO ATSUYA

KOBAYASHI KAZUNORI

APPLICANT(s): MATSUSHITA ELECTRON CORP [000584] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.:

01-161650 [JP 89161650]

FILED:

June 23, 1989 (19890623)

INTL CLASS:

[5] G02F-001/136; G02F-001/1337; H01L-027/12; H01L-029/784

JAPIO CLASS: 29.2 (PRECISION INSTRUMENTS -- Optical Equipment); 42.2

(ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R004 (PLASMA); R011 (LIQUID CRYSTALS)

JOURNAL:

Section: P, Section No. 1230, Vol. 15, No. 292, Pg. 157, July

24, 1991 (19910724)

### **ABSTRACT**

**PURPOSE:** To simplify a process, to decrease the defects by the disconnection of Al wirings and to improve the yield of production by using polysilicon layers as pixel electrodes.

CONSTITUTION: The polysilicon film 2 is formed by an LP (Low Pressure) CVD method on a quartz substrate 1. TFT (thin film transistor) regions and pixel electrode regions are separated to island shapes by dry etching. A thermal oxide film 11 is formed on the surface of the polysilicon film 2 and a nitride film is deposited thereon. The nitride film 12 and the oxide film 11 are removed only from the pixel electrodes 12 and P(sup +) ions are implanted in order to impart an electrical conductivity to the pixel electrode parts. The thermal oxide film 3 is then formed only in the regions of the pixel electrodes and finally, an underlying film 12 and the oxide film 11 are removed; thereafter, the TFT regions are successively formed according to an MOS process. The crack of the SiNx film 12 and an NSG (Nondoped Silicate Glass) film is obviated by using the polysilicon film 2 for the pixel electrodes. The disconnection of the Al wirings is thereby decreased and the process is simplified.

① 特許出願公開

# @ 公開特許公報(A) 平3-101714

⑤Int. Cl. ⁵

識別記号

庁内整理番号

④公開 平成3年(1991)4月26日

G 02 F

1/136 1/1337 500

9018-2H 8806-2H 9056-5F

056-5F H 01 L 29/78

3 1 1 A ×

審査請求 未請求 請求項の数 6 (全10頁)

#### 

②特 願 平1-161650

**20出 頭 平1(1989)6月23日** 

優先権主張 ②昭63(1988)6月24日30日本(JP)30特願 昭63-157174

村 晃 明 者 @発 司 @発 明 者 千 田 耕 井 英 治 @発 明 者 藤 文 昭 明 者 江 本 @発 康 裕 明 者 上 本 @発 本 敦 也 @発 明 者 Ш 憲 明 者 林 和 @発 小 松下電子工業株式会社 願 人 勿出

大阪府門真市大字門真1006番地 大阪府門真市大字門真1006番地 大阪府門真市大字門真1006番地 大阪府門真市大字門真1006番地 大阪府門真市大字門真1006番地 大阪府門真市大字門真1006番地

大阪府門真市大字門真1006番地

大阪府門真市大字門真1006番地

松下電子工業株式会社内 松下電子工業株式会社内 松下電子工業株式会社内 松下電子工業株式会社内 松下電子工業株式会社内 松下電子工業株式会社内 松下電子工業株式会社内 松下電子工業株式会社内

**阳代** 理 人 弁理士 栗野 重孝

外 1 名

最終頁に続く

明 細 書

 発明の名称 画像表示装置

- 2、特許請求の範囲
  - (I) 基板上に複数個のスイッチングトランジスタと、前記スイッチングトランジスタにそれぞれ対応した画素電極とか形成され、前記画素電極が、前記スイッチングトランジスタの活性層と前記画素電極とか共通の半導体層で形成されていることを特徴とする画像表示装置。
  - (2) 商素電極に透孔が形成されていることを特徴とする請求項1記載の画像表示装置。
  - (3) 画素電極の厚さが光が透過するに十分薄いことを特徴とする請求項1又は請求項2記載の画像表示装置。
  - (4) 画素電極の上方に所定の方向にラビングされ た配向膜および液晶層をそなえ、透孔が前記ラ ビングの方向に延びた形状を有することを特徴 とする請求項2記報の画像表示装置。
  - (5) 活性層の厚さが光が透過するに十分薄いこと

を特徴とする請求項1~請求項4のいずれかに 記載の画像表示装置。

- (6) スイッチングトランジスタの電極に接続された配線間に層間絶縁膜が形成され、前記層間絶縁膜は少くとも画素電極の一部の上で欠如されていることを特徴とする請求項1~請求項5のいずれかに記載の画像表示装置。
- 3、発明の詳細な説明

産業上の利用分野

本発明は画像表示装置、特に液晶を用いた画像 表示装置に関するものである。

従来の技術

 整することにより画像を表示している。

第15図に、従来のスイッチング作用を有する画素部の構造を示す。101は石英基板、102はスイッチング用のTFT(thin film transistor)を形成するためのポリシリコン膜である。103はゲート酸化膜、104はゲート電極用のポリシリコン膜、105はTFTのソースおよびドレインを形成するn型領域、106はNSG(Nondoped Silicate Glass)膜、107は配線用のAℓ膜、107 はITOコンタクト用Aℓ 電極、108はシリコン窒化膜、109はITOコンタクト用Cr膜、110は透明画素電極用のITO(Indium Tin Oxide)膜、111はパッシベーション用NSG膜である。

### 発明が解決しようとする課題

このような従来の画素部の構造では、 I TO膜 1 1 0 をパターニングして透明画素電極を形成するのに用いるエッチング液が A ℓ 膜を腐食するの を防ぐための、 A ℓ 膜保護用の C r 膜 1 O 9 を形成するためプロセスが複雑になる。しかも C r 膜 およびITO膜の形成過程でシリコン窓化膜108 およびNSG膜106に割れが生じ、AC配線膜107の断線が生じて、製造の歩留りが悪くなる。

本発明はかかる点に鑑みてなされたもので、簡易な構造で、しかも従来のMOSプロセスを用いて製造できる画像表示装置を提出するものである。

### 課題を解決するための手段

上記課題を解決するために、本発明の画像表示 装置は、スイッチング用のトランジスタ作製に用 いている半導体層で画素電極を形成している。

### 作用

この構成によって、Cr層およびITO膜の形成プロセスかなくなり、従来に比べてプロセスを非常に簡単化でき、さらに、シリコン窒化膜、NSG膜の割れによるAe配線の断線を防ぐことができる。その結果として、装置の製造歩留りを上げることが可能である。

### 実施例

以下、本発明の第1の実施例について、図面を参照にしながら説明する。

第1図は本発明の実施例における画像表示装置 の画素部の平面図、第2図は第1図のVV:線で の断面図である。第2図において、1は石英基 板、2はポリシリコン膜である。ポリシリコン膜 2 は 画 寮 電 極 お よ び ス イ ッ チ ン グ 用 の T F T の 形 成領域になるという2つの役目をしている。3は SiO2層、4はゲート酸化膜、5はゲート電極 用のポリシリコン膜、6はTFTのソースおよび ドレインを形成するn型領域、7はNSG膜、8 は配線用のAℓ膜、9はプラズマCVD法で形成 されたSiNx膜である。特に、画素電極のポリ シリコン膜の膜厚は、白黒画像の時にはTFTと 同じ腴厚(1500~2000A)でよいが、カ ラー画像では、特に青色透過率を高くし青癌度特 性をよくするために、画素電極ポリシリコン膜の 厚さを500A程度にする必要がある。しかしな から、TFTではポリシリコン膜厚を1500A 以下にまで薄くすると、ソースコンタクト部でAl

膜8とオーミックコンタクトを形成する時、A8にSiが固容してしまい、コンタクト不良となる。そこで、TFTソース部は1500A以上にする必要がある。上記条件を満足するためには、TFT領域と画素電極領域でポリシリコン膜2の膜厚は差をつける必要がある。

前記ゲート電極5には、このゲート電極5に連続して形成されるゲート電極線10から走査パルスが印加される。信号線8はこのゲート電極線10に直交して配置されており、信号線であるAℓ膜8には、表示すべき映像に対応して画楽電極であるn型領域6に印加すべき電圧が、前記走査パルスが印加される期間に導出される。

以上のように構成された画像表示装置の画素部について、以下にその構造方法を第3図に従って説明する。まず、第3図(a)に示すように石英基板 1上にLP(Low Pressure)CVD法により2〇〇〇Aの厚さにポリシリコン膜2を形成し、TFT領域および画素電極領域をドライエッチングにより島状に分離する。次にポリシリコン膜2表面に5〇〇A

の無酸化腺11を形成し、その上に1200 A の 室化腺12を堆積し、 画素電極領域のみ 図化腺12、酸化腺11を取り除き、 第3図(b)に が 第3図(b)に が 第3図(b)に が 第3図(b)に が 第3図(b)に が 第3図(c)に が ままうに、 LOCOSの手法により、 第 画 第 本 で は の の の の の を 形成 し、 ポリシリコロ 膜 厚 2 を 5 〇〇 A 程度にする。 最後に、 室化腺 1 2を 取り除き 第3図(d)に 示すような 構 と する。 その後は、 従来から用いられている MOSプロセスに 従って TFT領域を形成していく。

以上のように、本実施例によれば、画素電極にポリシリコン膜を用いることにより、従来のようにSiNx膜およびNSC膜に割れはなくAℓ配線の断線を大幅に減少することができ、さらにプロセスが簡単化される。

なお、本実施例ではTFTおよび画素電極の作 製をポリシリコン膜を用いて行なったが、TFT および画素電極の作製が可能な他の半導体材料で

板1上にLP (Low Pressure) CVD法により厚 さ2000Aの第1層ポリシリコン膜2aを形成 した後、コンタクト形成領域のみ島状にポリシリ コン薄膜が残るようにパターニングする。次に、 第5図(b)に示すように厚さ1100Aの第2層ポ リシリコン膜2bを形成する。次に、第5図(c)に 示すように厚さ1300Aのゲート酸化膜4をポ リシリコン膜2bの熱酸化により作製する。この 時、熱酸化により画素電極領域のポリシリコン膜 厚は500A程度になっている。ゲート酸化膜4 の上にポリシリコン膜5を堆積し、ゲート電極を 形成する。最終的に、第5図切に示すようにセル ファラインメント法で P + をイオン注入し、n型 領域を形成し、画条電極領域にも導伝性をもたせ る。このイオン注入により、第1層のポリシリコ ン膜2aと第2層のポリシリコン膜2bとの界面 自然酸化膜は十分破壊されるため、良好なコンタ クトを形成することが可能である。以上のよう に、ポリシリコン画素部を形成した後は、従来か ら用いられているプロセスに従って、第4図に示 ちよい。

TFTのAℓコンタクト形成領域のポリシリコン

DD 区は 1500 A以上にする。

以上のように構成された画像表示装置の画素部について、以下にその製造方法を第5図に従って 説明する。まず、第5図(a)に示すように、石英基

した構造を形成していく。

以上のように本実施例によれば、TFTのチャンネル領域のポリシリコン膜厚を薄くしたことにより、青色の透過率も十分で、qmを従来より大きくすることができ、リーク電流も減少する一方、A ℓ 配線とのコンタクト領域だけを厚さ1500A以上にすることにより良好なオーミックコンタクトも可能となる。

第6図はこの発明の第3の実施例の液晶表示装置の画素電極近傍の構成を示す平面図であり、第7図は第6図の切断面線『一『から見た断面図である。

この実施例の液晶表示装置では、ポリシリコン膜で形成した画素電極6に、多数の微細な透孔13を画素電極6の全域にわたって分布させて形成するようにしている。この透孔13はたとえば、その形状が一辺が2μm程度の略正方形とされ、画素電極6の各辺に沿って3μmのピッチで形成されている。したがって隣接する透孔13間のポリシリコン膜の幅は1μm程度と小さくなっている

### 特開平3-101714(4)

が、 n 型に改質した画素電極 6 の部分のポリシリコン膜はその比抵抗が充分に小さく、前述のような透孔 1 3 を形成してもそのシート抵抗は充分に低い。

前記透孔の大きさは、液晶層(図示せず)の層 厚(4~6μm)に比較して充分に小さく選ばれ ており、これによって前記透孔13を多数形成し た画素電極6を用いても、液晶に均一に電圧を印 加することができる。

第8図はこの実施例の液晶表示装置の製造方法を 説明するための断面図である。先ず第8図(a)に示す ように石英基板 1 表面に減圧 C V D (Chemical Vapour Deposition) 法により 1 5 0 0 A のポリ シリコン膜 2 を形成する。次にこのポリシリコン 膜 2 に 國素電極を形成するためのパターニングを 施す。このとき透孔 1 3 を同時に形成する。この 状態は第8図(b)に示されている。前記透孔 1 3 は、その一辺の長さは 1 がたとえば 2 μ m、ビッチ P 1 がたとえば 3 μ m とされる。

次に第8回(のに示すように、熱酸化により

吸収を防ぐことができ、ポリシリコン膜の低い光 透過率にもかかわらず、透過光の光量を増大させ て、表示画面を明るくすることができる。これに よって、良好な表示状態を得ることができるよう になる。本件発明者の測定では、この実施例の液 晶表示装置における光透過率は、透孔13を形成 しないものに比較して、15倍以上も向上するこ とが確かめられている。

前述の実施例では、透孔13の形状を略正方形としたが、この形状は任意であり、たとえばスリット状などでもよい。また前述の実施例中の説明で示した透孔13の大きさは一例であって、これに限られるものではない。

また前述の実施例ではソース領域、ドレイン領域および國素領域 6 を、イオン注入によって n 型に改質するようにしたが、たとえば B + の注入によって p 型に改質するようにしてもよい。

さらにまた前述の実施例では、読出ゲートとしてシングルゲートを例にとって説明したが、デュ アルゲートのものに対してもこの発明は好適に実 1300人の膜耳のゲート酸化膜4を作製する、 このときこのゲート酸化膜4直下のポリシリコン 膜2の膜厚は、前記熱酸化により、800A程度 になっている。ゲート酸化膜4上には、ポリシリ コン膜を材料としたゲート電極5が堆積される。

この状態から第8図(のに示すように、P\* または A s' を注入する。これによってポリシリコン 膜 2 のゲート酸化膜 4 直下の部位を除く残余の部分が n 型に改質され、これによってソース領域・ドレイン領域および 西 素電極 6 が形成される。

この後、従来から用いられているプロセスに従って、NSC膜7、信号線8、およびプラズマSiNx膜9を順次形成して第6図および第7図に示す状態となる。さらに対向基板(図示せず)の固着、および液晶の封入などの工程を経て液品表示装置が作製される。

このようにして作製されたこの実施例の液晶表示装置では、ポリシリコン膜を材料として形成した画流電極6に透孔13を形成しているので、この透孔13の部分ではポリシリコン膜による光の

施することができる。

以下、本発明の第4の実施例について図面を参照しなから説明する。

第9図は本発明の第4の実施例における画像表 示装置の両素部の平面図である。第10図は第9 図のA-A、線での断面図を示す。1は石英基 板、2はポリシリコン層である。このポリシリコ ン層は画素電極およびスイッチング用のデュアル ゲート薄膜トランジスタになるという2つの役目 を果たしている。6はソース、ドレインおよび画 素電極を形成するn型領域、4はゲート酸化膜、 5 はゲート電極用のポリシリコン層、7 は N S G 腹、8はAℓ配線、9はプラズマCVD法で形成 されたSiNx膜、9は配向膜、10は液晶であ る。ここで画素電極として用いるポリシリコン層 のn型領域6の比抵抗は十分に低いため、電極と しての抵抗は問題ない。また、第9図に示すよう にポリシリコン画素電極には、配向膜のラビング 方向に長くのびた2μm幅の複数個の透孔13が 平行に配列されている。この場合、ストライプ状

### 特開平3-101714(5)

になったポリシリコン層の幅は2μm程度になっているが、ポリシリコン層のシート抵抗は十分に低くなっており、液晶に均一に電圧を印加することが十分可能である。

次に1300人のゲート酸化膜4を熱酸化により作製する。この時、ゲート酸化により画素電係のポリシリコン圏厚は800人程度になっている。この上にポリシリコン圏5を堆積し、第11図(c)に示すようにゲート電極を形成する。 及終的に第11図(d)に示すようにセルフアラインで P\*又はAs\*を注入し、n型領域6を形成し、画素電極領域にも導電性を持たせる。次に従来から用

いられているプロセスに従ってNSG膜9、Ae配線8、プラズマSiNx膜9を順次形成する。 さらに配向膜14を形成し、ラビングを行う。 この時ラビングはポリシリコン画素電極にあけた ストライブ状の透孔13の長手方向と同じ方向に

行う。最後に液品15を注入する。

以上のようにして形成した画像表示装置は、画素電極として「TO電極に比べると光の透過率が思いポリシリコン層を用いているが、ポリシリコン画素電極に穴にあけることにより画素全体として光の実効的な透過率を著しく向上させることができる。本実施例により作製した画像表示装置は光の透過率が2倍以上に向上した。

また、ポリシリコン圏にあけた穴が配向膜のラビングの方向に沿ってストライプ状に形成されていることから、ラビング方向には穴による配向膜の段差部の数が格段に少なくなり、従って段差部分で配向膜分子が均一に並ばないという配向不良を極力避けることができる。

なお、本実施例ではTFTをシングルゲート構

造としても問題はない。さらに本実施例ではポリシリコン画素電極内にあけた A ℓ 配線 8 の方向としたが、ラビングの方向と一致していれば A ℓ 配線 8 と垂直な方向でも斜め方向でもよい。

本発明の第5の実施例を第12回, 第13回および第14回により説明する。

第12図および第13図は、本実施例による画像表示装置の画素部を示す平面図およびその A - A ・で切断した要部断面図である。

第12図に示す本実施例の特徴は、第12図に示したドレイン領域に連なる鉤形状の画素電極部 6の上面のNSG膜7を除去して直接窒化膜9を 形成した点である。

第12図に戻って、ゲート電極線10はX方向に、その上面にNSG膜7を介して形成されたアルミニウム配線8はY方向に、格子状に形成され、XYの交差点に各画素が形成されている。また、アルミニウム配線8は、NSG膜7に設けられた連結孔でソース領域に連結されている。また、NSG膜7は、ポリシリコン膜6の画素電極

領域の輪郭に沿ってその内側 1 6 が除去されてい 2

このように構成された画像表示装置の製造方法 について、第14図(a)ないし(e)により説明する。 まず、石英基板1上に減圧化学的気相成長法によ り、膜厚が1500Aのポリシリコン膜2を形成 し、TFTおよび画素電極となる14領域が残る ようにパターニングする【第14図(a)】。次に、 吸厚が1300Aのゲート用の酸化膜4を熱酸化 により形成する。この時、酸化によって上記のポ リシリコン脱2の膜厚は800A程度に減少す る。統いて、ゲート電極5となるポリシリコン層 を堆積した後、ゲート電極5以外の酸化膜を除去 した状態で、セルフアラインで焯イオンまたはヒ 素イオンを注入し、破線で示したn形領域6を形 成し、凋素領域にも導電性を持たせる【第14図 (b) ]。さらに、層間絶緑のため、膜厚が800A のNSG膜7を形成し、アルミニウム配線8との 連結孔をあけた後にソース電極用のアルミニウム 配線8を形成する[第14図(c)]。続いて、ウェ

### 特開平3-101714 (6)

ットエッチングにより画素電極上部のNSG膜7を除去し【第14図(d)】、最後に、電極保護用の窒化膜7をプラズマ化学的気相成長法により厚さ300人で面に形成する【第14図(e)】と、第13図に示した構造となる。

以上のようにして形成された画像表示装置は、 画素電極上に窒化膜9のみが存在し、NSG膜7 が存在しないので、液晶に有効に電圧を印加する ことが可能となる。したがって低電圧で駆動でき る画像表示装置が得られる。

#### 発明の効果

以上のように、本発明は、画素電極にポリシリコン圏を用いることにより、従来に比べてプロセスが簡単になり A ℓ 配線の断線による不良を大幅に軽減することができ、製造の歩留りが高くなり、そのため装置のコスト低減化も可能となり、その実別的効果は大なるものがある。

### 4、図面の簡単な説明

第1図は本発明の第1の実施例における画像表示装置の画素部の平面図、第2図は第1図のVV


線での断面図、第3図は本発明の第1の実施例に おける画素部の製造工程図、第4回は本発明の第 2の実施例における画像表示装置の画素部の構成 図、第5図は本発明の第2の実施例における両素 部の製造方法を示す工程図、第6図はこの発明の 第3の実施例の液晶表示装置の画素電極近傍の橋 成を示す平面図、第7図は第6図の切断面線Ⅱ~Ⅱ から見た断面図、第8図は前記液晶表示装置の製 造方法を説明するための断面図、第9図は本発明 の第4の実施例における画像表示装置の画素部の 平面図、第10図は第9図のA-A、線における 断面図、第11図は画素部の製造工程の図、第12 図は本発明の第5の実施例における画像表示装置 の画素部を示す平面図、第13図はそのA-A・ 要部断面図、第14図(a)ないし(e)は本発明の各製 造工程を示す画素部の要部断面図、第15図は従 来の画像表示装置の画素部の構成図である。


5 ······ポリシリコン膜、 6 ······ n 型領域、 8 ··· ···· A ℓ 膜、 1 O ······ゲート電極線。

代理人の氏名 弁理士 栗野重孝 ほか1名


5 ··· Poly - Si 6 ··· ル 型 領 域 8 ··· A 』 10 ··· ケート 登 箱


第 1 図






# 特開平3-101714 (ア)









# 特開平3-101714(8)

3 --- N型領域 5 --- ポリシリュンゲート電極 7 --- Al 配線 13 --- 透孔




# 1 O 🖾






9 ⊠





第 1 1 図


















第 1 2 図







**萬14図** 







**-95**-



第1頁の続き

௵Int. Cl. ⁵

優先権主張

•

H 01 L 27/12 29/784 識別記号

庁内整理番号

A 7514-5F

⑩昭63(1988)6月24日繳日本(JP)⑪特願 昭63-157176

②昭63(1988)11月4日③日本(JP)③特願 昭63-279918

②平1(1989)3月20日③日本(JP)③特願 平1−68032

20平1(1989)6月5日38日本(JP)39特願 平1-142534